母公開特許公報(A)

昭63-239676

⊕int,CI,4

MNIES

庁内整理書号

❸公别 昭和63年(1988)10月5日

G 11 C 11/34

362

G-8522-5B

春査請求 未請求 発明の数 1 (全14頁)

◎発明の名称 半導体記憶装置

母神 顕 昭62-71428

母出 票 昭62(1987) 3月27日

砂熱 男 君山 口

華 紀

東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

配出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

8代 理 人 中理士 小川 夢男 外1名

5 2 2

1. 共製の名称 単写体記憶性型

1. 特界提出の展展

1. ノラリアレイを構成する複数のデータ様を介 してパラレルに出力される複数の競争出しデータ を受け外部から供給されるタロック情号に従って シリアルに出力する底並列支装器路と、上記底型 列支装器路のシリアル出力操作を製御するタイミ ング制御器路を合う、上記シリアル出力操作を顕 情号によって組織されてから上記シリアル出力操作 信号によって組織されてから上記シリアル出力操作 作を開始するまでの上記タロック信号のサイタル 兼を作定することによって任意に設定しうるもの であることを特徴とする手等体記憶整要。

1. 上記タイミング制物を除せ、上記組合制物は 中に同窓して外部から供給される上記サイタル数 を取り込み上記タロック信号に使ってカウントグ ウンするカウンタを終と、上記カウンタ部路の出 力信号が全ビット装置"8"になることを検出し シリアル出力動作を行うための方部タセックは号 を形成するタイミング発生器等を含むものである ことを特殊とする特許研求の延延数1項記載の単 毎体記性経費。

3. 上記事等体記憶装置はデュアル・ポート・メ やりであり、上記テイタル後はランダム・アクセ ス・ポート層の複数のデータ人力値子を介して供 始されるものであることを特徴とする仲介提求の 機関第1項又は第1項記録の手等体記憶設置。

3. 投资の辞報な職員

(庶皇上の利用分野)

この発育は、単単体記憶被配に設するもので、 例えば、ランダム人出力機能とシリアル人出力機 能をあわせ持つ関係必定用のデュアル・ボート・ メラリに利用して特に背景な技術に関するもので ある。

(健康の技能)

文字あるいは智彦学をCRT(数弦振響)の質 関上に表示させるための智能用フレートバップァ チャドについては、個点は日話マグロクトル共和

-577-

HKR178236

BEST AVAILABLE COPY

行の1188年3月24日付「日福エレクトロュ クス」の243頁~264頁に記録されている。 上記に記載されるデュアル・ボート・メモリに は、記述データモ1ピット又は数ピット単位で入 出力するためのランダム・アクセス・ボートと、 記位データモメモリアレイのフード抽象位でシリ

アルに入出力するためのシリアル・アクセス・ボ

(発質が延抜しようとする質無点)

ートが致けられる。

このようなデュアル・ボート・メモリには、第 4個に示すように、外部から供給される製物信号 として、ロウアドレスストローブ信号で入る。カ ラムアドレスストローブ信号で入る及びライトイ ネーブル信号できる。シリアル出力制御信号 3 0 万 及びシリアルタロック信号さらが配けられる。デ ニアル・ボート・メモリにおいて読み出しデータ のシリアルの力勢作が行われる読み出しデータ最 法モードは、ロウアドレスストローブ信号で入る がヘイレベルからロウレベルに変化された時点で、

オラムアアレスストローブは手で入る及びライト イネーブル信号できがハイレベルであり、データ 在遺襲器は千万丁/万百かロッレベルであること によって投資される。このとき、ロウアアレス文 トローブ信号 R入すの立ち下がりに同雄して終み 出しを行うフード級のアドレス人とが外部級子人 9 一人 1 に供給され、選択されたワード故に結合 されるノモリセルからの最る出し位号が対応する データ組に独立される。せた、ロッファレススト ローブ信号又入るに中中温れてロクレベルとされ るオラムアアレスストローブは千丈人多の立ち下 がりに同葉してシリアル出力する発電カラムアド レスAYが外部属子A6~Alに供給される。モ の数テータを送到各位サラヤノ6をポハイレベル に貫きれることによって、各データ単にパテレル に出力された終み出しデータモシリアル・アクセ ス・ポートのデータレジスタに転送するためのタ イミングは号りのが形成されるとともに、シリア ルクロックは今3Cに同葉して多点されるティ t ング信号チェに使ってデータレジスタに伝送され

た新しいシリアルデータ((A×・AY)以降の データ)の出力動作が開始される。

データ保証制御信号10千./018モー重ロッレベ **ルとした後、ハイレベルに買してシリアル出力量** 作を開始させるテイミングは、このデュアル・ボ ~ト・メモリモ電影する外部のメモリ 智智音品に 数サられ水平容量位置を計量するためのカウンタ 軍路の出力信号をサニターすることによって資源 される。 ナなわち、 デュアル・ポート・メモリの 1フーではに結合されるメモリセルの誰ふ出して - クロ肉力が終わりに基すいた時点でデュアル・ ボート・プラリの存起動が行われ、終しいワード 味のメモリセルの狭子白しデーナが対応するデー !他に也力される。その後、メモリ製御官路のオ ウンタ智楽の計数位が異言道表されたワード旅に 草合されるメモリセルからの葉み出しデータのシ 9 アル出力操作の京尾を乗す値となり、シリアル タワック信号まらがヨウレベルとなる時間を重計 ◆って、データを運動を出るST/5Tがハイレ ベルに質され、折しく歴史されたワード旅に仕会

されるメモリセルからの終み出しデータボデータ レグスタに構造され、シリアル自力動作が開始さ れる。これにより、CRTのアットレートに開始 レたリアルタイムなデータを選が行われる。

しかしながら、ディスプレイ技術が重要し、賞 役息のCRTが開発されることによって、支承ゲ ータポシリアル協力されるアットレートが高速化。 してきたため、データを建筑物はモラ子ノの主を シリアルクロックは今8Cに同葉して立ち上げる ことが智慧となってきた。すなわち、データを送 製御信号5寸/50をモハイレベルに質すタイミン プセ、賞達のように、ノマリ製造を取のカウンタ 買着の協力信号をセニターすることで決定される。 したがって、シリアルタロッタ信号3Cによって カウンタ言語が参議する遺跡帯隔とその出力信号 モデコードしてモニターする温温等数が、 ショア ルチロック哲学SCの舞蹈に比較して複数的に大 きくなると、データ経過制御信号DTノOBをシ サアルタセッタ信号 S Cに偶なして立ち上げるこ とが無難となるものである。このため、第4個に

· 🚅 🗓

点はで来すように、データを透明物は号づて/o
甘とシリアルタロックは号3 Cとの時間異係が発金できず、特にデータ伝送制御は号づで/o
正ち上がりがシリアルタロックは号3 Cの立ち上がりに送れることによって、美しく選択されたワードはには含されるようりセルからの調み出しデータをデータレジスタに転送するためのタイ(ングは号がはが減くなる。これにより、シリアルデータ伝送集作が不受定なものとなり、表示領域が出れてしまう辞承となる。

この交易の首的は、シリアルデータを送路作の 東定化を譲ったデュアル・ボート・メマリ等の半 単体記憶接受を採集することにある。

この発質の貧密ならびにその他の裏的と領集な 特徴は、この別報告の記述かよび旅行信頼から買 らかになるであろう。

(問題点を駆換するための手数)

本屋において紹示される実施料のうち代表的なものの概要を資本に投票すれば、下足の違うである。 ナなわち、デュアル・ボート・ノモリのデー

無限国際の製造技術によって、特に制限されないが、単独高シリコンのような1部の半等体等機上において連載される。

この実施例のデュアル・ポート・メラリには、 もピット単位でアクセスされダイナミック型R人 Mを基本模点とするラングム・アグセス・ボート と、フード独単位で記位データのシリアル入出力 モ行うシリアル・アクセス・ポートが及けられる。 "これにより、デュアル・ボート・メモリは、一説 のシリアル入出力量作を行いながら同時にラング ム・アクセス・ボートのアクセスを行うことを写 性にしている。せた、特に制限されないが、ラン ゲム・アクセス・ボートに含まれるラング人入出 カロ路RIOにはラスク技術等を行うための論理 技术智能が強せられ、この絵理技术智能を制御す るための機能制御産品とでが扱けられる。論理技 本部等には独選根中は国内等の多数の表示方法が 月本され、どの数算を行うかは可容は今の特定の 組み合わせにおいてアドレス信号用外部組子人の ~A3ぞ介して入力される彼なコードによって作

タ促送時において、終み出しデータのデータレジスタへの伝送動作を開始するタイミングをデータ 伝送サイタル起動体を開始するタイミングをデータ 伝送サイタル起動体伝送動作を開始するまでの関 のタロッタ信号のサイタル放そ指定することによって伝掌に改定できるようにするものである。

上記手数によれば、デュアル・ボート・メモリのデータを送費作を延勤する呼点においてメモリ 製御財政のカウンタ国際の計象値に使ってを逃動 作を開めするクロック信号位置を任念に指定する ことができ、またデュアル・ボート・メモリ内に 飲けられるカウントグウン局のカウンタ国際によ カタロック信号に同期した促进操作を行うことが できるため、表示データのを送費作の失定化を留ったデュアル・ボート・メモリ等の事等体記憶線 配名実質であるものである。

(食量費)

第1回には、この発表が適用されたデュアル・ ボート・メモリの一貫集例のアロック部が示され ている。同国の各種語ブロックは、公知の単年体

定される。

シリアル・アクセス・ボートには、シリアル入 出力開発3 [〇が扱けられ、選書4つのシリアル 入型力格子3 [〇 1 ~ 3 [〇 4 を介して、4 つの メモリアレイに対応する記憶データが関時にシリ アルに人出力される。また、波第3 ~ F の特定の 組み合わせにおいて、4 つのメモリアレイから出 力される狭本出しデータモシリアル入出力格子3 1 〇 1 を介して交互に出力するいわゆる×1 ピッ ト提出のメモリとして使用することもできる。

デュアル・ボート・メモザには、外部の観覚から、連常のダイナミック型RAMで用いられるロウアドレスストローブ信号 RAS。カラムアドレスストローブ信号 CAS及びライトイネーブル信号 WE 等の製物信号の他、出力制御及びランゲム・アクセス・ボートとの鍵のデータ 最適制体に用いられるデータを連制体信号 DT / OEと、シリアル・アクセス・ボートの人出力切り換え制御に用いられるシリアル出力制体信号 BOE及びシリアル人出力時にお

いて国際信号として用いられるシリアルタョッタ 信号3 Cが入力される。

係1智において、メラリアレイメーARY1は、 同様の会配方向に記載されるホ+1本のフード社 と、問題の水平方向に記載されるホ+1組の信符 アータ地及びこれらのフードはと信替データ社の

ステコーダRDによるワードはの選択条件は、タイミング製御書等でにから供給されるワード後選択タイミング信号チェに従って行われる。

ロウアドレスパッファ RADBは、アドレスマ ルナプレタテ人以Xから供給されるロウアアレス 位号を受け、福祉内部アドレス位号<u>』</u>ェミ〜<u>』</u>ェ 「モ夢求して、ロウアドレステコーダRDに供給 する。この実施例のダイナミック型RA以では、 -ロウアドレスを控定するためのメアドレス信号人 ·× 0 ~A× 1 とおラムアドレスを指定するための イファレス信号人Yリー人YLは、同一の外部は テスリー人しモテレで町分割されて供給されるい わゆるアドレスマルチプレタス才工を基っている。 したがって、外部から製御信号として供給される ロウアドレスストローブ位号で入るの立ち下かり に何難してスアドレス信号人とも一人としが、ま たオラムアドレスストローブは号CASの立ち下 がりに同知してYTドレス使ችAY6~AYLが それぞれ外部菓子人ま~人!に係給される。さら に、この実施例のゲイナしック盤RAMには、丿

交点に記載される (m+1) x (a+1) 語の/ モデセルにより指載される。

ノモリアレイM-ARYIを探索するダイナミック型メモリセルは、情報書歌選キャペレクとアドレス選択所MOSFSTにより提慮される。例一の行に記載される。+I個のメモリセルのアドレス選択所MOSFSTのゲートは、対応するフード組には含される。各ワード単に、さらにロウフドレスデコーダスDには含される一本のフード組が選択・滑走される。

ロウアドレスデコーダRDは、ロウアドレスパッファRAD8から供給される相様内部アドレス 信号上エミ〜上エミ (ここで、例えば外部から供給されるスアドレス信号人又のと同様の内部アドレス信号。エミと選続の内部アドレス信号。エミのように表す。以下同じ) モデコードし、スアドレス信号人又の一人又「に行定される一本のワード級を選択し、ハイレベルの選択伏然とする。ロウアドレ

モザセルの記憶データを務定の周期内に被み出し ・再審を込みするための言葉サフレッシュモード が及けられ、この言葉サフレッシュモードに合い でサフレッシュすべきサード被を指定するための サフレッシュアドレスカウンタスミアにが扱けられる。

特間昭63-239676(5)

されるリフレッシュアドレスは号(x 0 ~c x) を選択する。

町返のように、Xアドレスは号人X日一人X!はロウアドレスストローブは号配入3の立ち下が うに河間して外部値子人の一人!に供給されるため、ロウアドレスパッファR人DBによるロウア ドレスは号の取り込みは、タイミング制御協勝丁 Cにおいてロウアドレスストローブは号配入3の 立ち下がりを検出して形立されるタイミングは号 #arに使って行われる。

一方、ノモリアレイメー人をY1の四一の共に配配されるノモリセルのアドレス選択だがOSPとてのアレインは、対応する相様データ性に対合される。ノモリアレイメー人をY1の各相様データ性は、その一方において、カラムスイッチCSW1の対応するスイッチMOSPをTに結合され、あらに選択的に相接典選データはCD1人び反応に与はCD1をあわせて相談典選データはCD0のように表す。以下同じ)に接続される。

カラムアドレスパッファCADSは、タイミング製御器等でCにおいてオラムアドレスストロープは号で入るの立ちでおりを検出して夢疎される対応するは号を4cc統って、外部総子AO一人にそかして供給されるソフドレスは号AYO~AYしを入力し、最終するとともに、相相内部アドレスは号上10~上11を夢成してランダム・ファミス・ボートだオラムアドレステコーダRCDに一供給する。

グセリアレイ以一人RYIの各種ギデータ組は、 その性方において、センスアンプラ人1の対応す る単位音等に対合され、さらにシリアル・アクセ ス・ボートのデータレジスタDR1の対応する単 位用時に対合される。

センスアンプS人1の各単位服用は、交換機械される二つのCMOSインパータ関係からなるテッチをその基本構成とする。これものセンスアンプ単位服存は、タイミング制御関係でこから供給されるタイミングはラepaによって操作状態とされ、をメモリセルから対応する機能データはご出

カラムスイッチCSWIは、それぞれ対応する相様データはに対合される。・1対のスイッチ以OSPBTによって構成される。これらのスイッチ以OSPBTの協力の協予は、相様表演データ放在球点する非反伝信号放CDIに大道に対合される。これにより、カラムスイッチCSWIは4+1組の相様データと表達を持ちた機能させる。カラムスイッチCSWIとを提供する各対の二つのスイッチCSWIとを提供する各対の二つのスイッチ以OSPBTのゲートはそれぞれ表達され、ランダム・アクセス・ボート用カラムアドレスデコーダRCDによって形成されるデータ放送内信号がそれぞれ供給される。

ランダム・アクセス・ボート及おラムアドレス アコーダRCDは、カラムアドレスパッファ C人 DBから供給される相様内部アドレス信号上7 0 ~上7 1 モデコードし、タイミング製物製物で C から供給されるデータ被選択タイミングは号ゥッド に従って、上記データ被選択信号を形成し、カラー・ ムスイッチCSW1~CSW4に供給する。

力をれる数小説や出し信号を増幅し、ハイレベル ノロウレベルの2位信号とする。

Yアドレスは号人Y8~AY1に投定される相様データはが選択的に接続される相様デ選データ 減CD1は、ランダム・アクセス・ボート用入出 力器時限IOに結合される。このランダム・アタ セス・ボート用入出力器時限IOには、メモリア レイ以一人及Y2~以一人及Y4に対応して扱け される相様美達データ線CD3~CD4が同様に は合きれる。

ランダム人出力回路 R I Oは、デュアル・ボート・メモリのランダム・アクセス・ボート 容を込み動作モードにおいて、タイミング製御開路下でから供給されるタイミング信号を心によって動作状態とされ、入出力値子 I O I ー I O 4 モ 介して外部の設定から供給される容を込みデータ モ相様音を込み信号とし、相様表達データ技 C D I ー C D 4 に伝達する。また、デュアル・ボート・メモリのランダム・アクセス・ボート決み出し動作モードにおいて、タイミング製御開路下でかる供給

されるタイミングはラッドによって操作状態とされ、相相共選データ地CDI〜CDI〜CDI〜を大して砂 通されるメモリセルの試る出しま位信号をさらに 地框し、入出力機子IOI〜IOIから遊出する。 さらに、このランダム入出力開発RIOには、仲 に対策されないが、リード・モディファイ・ライ ト処態を用いて、メモリセルから読る出したデー タと入力データとの間で従来の情報を行い再度等 き込むための論理技事理解が設けられる。この論 環境等面には、テスタ技事等の処理を行うため の各種の技事を一下が開業される。

位別次本程等の技事やードは、組織制御書等? Cによって労定される。組織制御書等?Cは、外 部級子人の一人さを介して供給される政策コード を保持するためのレクスタと、その技術コードを デコードし給理技事業務の技術やードを選択・禁 定するためのデコーダを含む。技术コードは、カ ラムアドレスストローブは号 C人S がロウアドレ スストローブは号末人3に先立ってロウレベルと され、同時にライトイネーブルは号▼Eがロウレ

一方、この実施例のデュアル・ボート・メモリのシリアル・アクセス・ボートは、各メモリアレイの相談データ後に対応して扱けられるホー1にットのデータレジスクロRI―ロRIと、データセレクタロSLI―ロSLI及びこれものもつのデータレジスタとデータセレクタに英温に設けられるボインクPNT。シリアル・アクセス・ボートにカラムアドレステコーグSCDは、本本体器板上におけるメモリアレイの配便の関係で複数値続けられることもある。

データレジスタDRIは、メモリアレイ以一人 RYIの各種哲データ地に対応して放けられるデータラッチ用のエナI個のフリップフロップを含む。これらのフリップフロップの人也カノードと 対応する相様データ地の非反役信号被及び反役保 导触の間には、データ発達用のスイッチ以のエア BTがそれぞれ放けられ、そのゲートにはタイト べかとされる基本合わせにおいて、外部値子入り 一人3を介してデュアル・ボート・メモリに供給 される。また、技算コードの特定の組み合わせは、 技工するシリアル人出力服務310の出力をいわ ゆる×1ビット研究とするための内部制御信号: すとして買いられる。

データ入出力は外部値子!CI〜!OIには、 技術するように、デュアル・ボート・プラリのシ リアルはみ出し曲作を一下において、起動後シリアルはみ出り合物がするまでの知のシリアルタロ ック信号3 Cのテイタル位が入力される。これに よう、この実施側のデュアル・ボート・メモリは、 起動後シリアル由力動作を開始するタイミングを 任意に放定することができ、資道ドットレートに 対応して関連とされるシリアル自力操作を けっことができる。データ入自力見外部値子!O 1〜!OIに入力されるテイタル放は、内部はテ しの1〜!OIに入力されるテイミング製金物路丁C に添られる。

ング制御智等ではからデータ促送用のタイミング 信号ははが供給される。

データレジスタDR1の各ピットは、さらにデベタセレタクDSL1の対応するスイッチMOSPETに結合される。データセレタクDSL1は、上述のカラムスイッチCSW1と関連な構成とされ、データレジスクDR1の名ピットとシリアル入出力層相接典選データ株CDS1を選択的に始続する。データセレタクDSL1の各対のスイッチMOSPETのゲートはそれぞれ典選提供され、オインクPNでかるレジスク選択使用が原始される

ポインタアドでは、シリアル・アクセス・ボート 用オラムアドレスデコーダミCDによって指定されるシリアル操作額地ピットを保持するラッチ 間略(ポインクラッチ)と、エ・1 ピットのシフトレジスク及びこれらの間に致けられるドチャンネルMOSアミでからなるスイッチで移とにより構成される。シフトレジスクの最終ピットの出力能子の単語というの発展ピットの人力能子に結合され

る。また、これらのスイッチ以のSPRTのゲートには、上記タイミング信号をdiが典値に供給される。ポインタPHTのシフトレジスタは、デュアル・ボート・メモリのシリアル人出力モードにおいて、タイミング制御国路TCから供給されるシフトクロッタ用タイミング信号をcに使って、ループ次のシフト負作を行う。ポインタラッチ開路に使得された選択信号は、タイミング信号をdiがハイレベルとされることによって、シフトレジスタの初類像として供給される。

シリアル・アクセス・ボート及カラムアドレス
アコーダるCDは、カラムアドレスペッファCA
DBから供給される相談内部アドレス信号上する
~上すしをデコードし、Yアドレス信号人Y8~
AYLで控定されるシリアル人出力の発揮ビット
に対応するポインタアNTのビットのみを構成。
1°とする。すなわち、シリアル人出力モードに
おいては、Xアドレス信号AX8~AXLによっ
てワードはが選択され、Yアドレス信号AY8~
AYIによってシリアル入出力するべる失戦のネ

ラムアドレスが指定される。シリアル・アクセス・ボート用オラムアドレスデコーがSCDによってポインタアドでの指定されたビットに容さ込まれた始望。1°の信号は、タイミングはラチェに従ってポインタアドア内をループ伏にシフトされる。この設定。1°の信号がシフトされることによって、データセレタタDSLには「塩次へイレベルのレジスタ通及関ラが成本にシリアル入出力用相消失量データ域でDSlに最低される。これにより、この実施例のデュアル・ボート・メモリは、起性データのシリアル入出力を任念のオラムアドレスから関始することができ、例えば関連メモリにおけるスタロール処理等を英温化することができる。

以上のことから、デュアル・ポート・メモリの シリアル最み出し無作サードにおいて、メモリア レイ以ー人RY1のホ+1歳の根据データ抜から 出力されるホ+1ピットの扱う出しデータは、タ イミングッセがハイレベルとされることによって

データングスタロRLに取り込まれる。 何時にポ インタアNTでは、タイミング信号をはロハイレ ベルによってポインクラッチに保持される重要体 キポシフトレグスタに複雑値として製造される。 送る出しテータは、ポインタアNTから吹ゃに達 られるレクスタ選択は号に使って、シリアル人島 力温板投表型データ独立DS1を介してシリアル 人出力自鳴510に達られる。一方、デュアル・ ボート・メセリのシリアルを自込み頭作や一ドに おいて、シリアル人出力減予ましてしかるシリア ル入山力闘略310名分してシテアルに入力され る音を込みデータは、ポインタアNTから吹々に 送られるレジスタ選択信号に従って、データレジ ステロR1の対応するピットに収ま入力される。 データレグスタDRIに保持された音を込みデー ナは、ナイミング きいかハイレベルとされること によって、メモリアレイメー人RY1の選択され たツードはに盆合きれるエナ1回のメモリセルに 一変に書き込まれる。

シリアル人出力言語810は、シリアル人出力

用権雑夫選データ数CDSI~CDSI及びシリ アル人出力値子8101~8104に対応して登 せられるもつのメインアンアとデータ入力ペップ ァ及びデータ出力パッファモ会び。シリアル入出 力書等3100データ出力パッファは、デェアル ・ボート・メモリの終る出しテータを送る一 アに かいて、タイミング製御田路TCから美袖される タイミング信号を25のハイレベルによって動作化 越とされ、対応するシリアル人出力其相視失流デ ーチ被CDSI~CDS(モナして出力され対応 ナるメインアンプによって増増される統令出しデ ータモ、シリアル人出力属子を101~3104 から外部の鉄製に出力する。また、シリアル入出 力量数3100データ入力パッファは、デニアル ・ボート・メモリのシリアルを自込み集作セード において、ティリング製御器第TCから供給され るタイミング信号 f suのハイレベルによって 飛作 状態とされ、対応するシリアル人出力値子5 1 0]~SIOIを介して外部の装置から供給される 要き込みデータを搭載する込みは今とし、対 応す るシリアル人出力所権投資選データ独立DSIへ 立DSIに登退する。シリアル人出力を除る!O の記述データにおけるシリアル人出力条件は、タ イミング製御器等でこにおいて外部から供給される ネシリアルタマック信号SCをもとに非成される タイミング信号をに使って行われる。

の方面製造は今まりとされる。シリアル入出方面 等510は、機能制力面階FCから供給される内 非常体でもまかペイレベルになると、4種のシ リアル人出力見信紹夫温テータ被丘D31~丘D 34を介してそれぞれシリアルに出力される統本 出しデータを、シリアル入出力置降310円に けられるマルチブレタテによって域次立式し、一 つのシリアル入出力が子3101を介して外部の 証拠に出力する。このシリアル出力は、タイミン が可能器下でから供給されるタイミンが信号を またにでするようにはよって同時によどット のシリアル出力が行われる場合の各入出力 ボテ3101~3104によって同時によどテト のシリアル出力が行われる場合の各入出力 データレートと同じデータレートとなる。

タイミング制御国施でには、外部から制御信号として供給されるロウアドレスストローブ信号で入る。 ティトイネーブル信号でき、データ経過制値信号でプラフィトイネーブル信号でき、データ経過制値信号できたよって、上記を従のタイミング信号を事金し、各国等

に供給する。また、外部から供給されるシリアル タロッタ報号3Gにより、シリアル人協力動作を 開催化するためのタイミング信号のモモ部成し、 シリアル人出力器路31Oに供給する。

各有無信号が返還な組み合わせとされることで、 アムアル・ボート・メモリの動作マードが設定さ れる。例えば、まずロウアドレスストローブ信号 アスミポロウレベルとなり、続いてカラムアドレ・ - スストロープは号で入るがロッレベルとなる始点 でライトイネーブル信号質量がハイレベルである と、通常のランダム・アクセス・ボートの能み出 し動作マードとされる。ロウアドレスストローブ 位号 RAS がロウレベルとなり、疑いてカラムア アルスストロープ世帯で入るがロウレベルと立る 甲点でライトイネーブル位号製をがロクレベルで るる福会、豊富のランダム・アクセス・ポートの きゅ込み動作モードあるいは彼然曾の込み動作を っととされる。 まるに、ロクアアレスストローブ **日子RASの立ち下がり時点でライトイネーブル** は千寸をかハイレベルでありデータを温暖を使る

DT/5をがロウレベルの場合、メモリアレイの 扱る出しデータをデータレジスタDRI~DR4 に概念しいわゆるシリアル扱る出しを行うための 扱る出しデータを送るードとされる。

食道のように、この実施料のデュアル・ボート ・メモリの終み出しデータを達せってては、ロウ アドレスストローブ位号R入るのロウレベルへの 立ち下がりに突然して、データ人自力用外部組子 101~104に延島後次のシリアル終み出しデ ークのデータ報送動作を開始するまでのシリアル クニック信号3Cのサイタル放が歴定される。 こ のため、テイミング製御信息ではたは、データ人 出力雑子IOl~IO4を余して入力されるティ クル敵を取り込み、シリアルクロック信号3Cに 従ってカウントグウンするためのカウンタ 無数 C TRが丘けられる。 告データはに出力された狭み 出しデータは、タイミング製御書為TCのカウン ク智慧CTRの計算体が! ● * となることによっ て寒息されるタイリングは与り心によってデータ レジスタDR1~DRIに包造され、まるにタイ

· 🚅 📜 .

(ングは号 0 cに使ってシリアル入出力超路 5 (O からシリアル入出力組予 5 (O 1 ~ 5 ! O 4 を 余して外部に出力される。

次に、タイミング製御信息でCは、ロウアアレ スストロープ信号を入るの立ち下がり時点でデー タを送引きは今DT/DEとともにライトイネー プルは号WEがロウレベルでありかつシリアル入 出力制御は子30gがハイレベルの場合は、テュ アル・ボート・メモリモシリアル書き込み角作せ ードとし、シリアル入出力値子3101~310 しる会して供給されるシリアル要も込みデータが データレジスタDR1~DR4に入力される。ま た、ロウアアレスストローブ世号RASの立ちで かり中点でデータを送賞物位号DT/OBととも にライトイネーブル信号であがロウレベルであり かつシリアル入出力質器は号30℃がロウレベル の組合は、本会込みデータを達せってとされ、を 送用タイミングはサナルが声点される。これによ カ、テータレジスタDR1~DR4の毎選用スマー ・ッチ以のSFETがオン状態とされて、上記シリ

アル書き込み操作やードによってデータレジスタ DRIーDRIにセットされた書き込みデータが メモリアレイの選択されたワードはに結合される エナIピットのメモリセルに一変に入力される。 デニアル・ボート・メモリのシリアル・アクセス ・ボートを用いたシリアル書き込み操作は、上記 のシリアル書き込み操作やードを実行した後、書き込みデータを選せードを組み合わせて実行する ことによって、実現される。

一方、ロウアドレスストローブは号及人多の立ち下がりに発立って、オラムアドレスストローブは号で人名がハイレベルからロウレベルに変化される場合、いかゆるで人名ピファア及人多リフレッシュモードとされる。また、ロウアドレスストローブは号及人多の立ち下がり時点でライトイネーブルは号更更がロウレベルであると、彼なモード技定サイタルとされ、外部値子人リー人を会かして供給される彼なコードが振振到価格等アに対のレジスタに取り込まれる。

上記法ポモード設定サイタルを除く告訴作サー

ドにおいては、ロウアドレスストローブは号反人 3の立ち下がりに関係して、ワード被を決定する ためのスアドレスは号人スリー人ス!が外部値子 人リー人!に供給され、女たカラムアドレスが必要な当作モードにおいては、カラムアドレスかト ローブは号で入るの立ち下がりに関係して、相様 データ権を指定するためのソフドレスは号人Yリー

「歩」部には、歩き間のデュアル・オート・ノキリにかけるティミング製物開発すらの一郎の一実 無利の開発型が示されている。

前述のように、この実施例のデュアル・ポート・メモリでは、データ人の力足外部級子!Ol~ 【Olを介して、ロウアドレスストロープ信号R ASがロウレベルとなりデュアル・ポート・メモ リが認動されてから扱う法しデータのデータを送 動作が開始されるまでのシリアルクロック信号 S Cのナイクル数がを選択状により作定される。こ れものナイクル数は、内部データー・1~1~1 としてタイミング制製器形でのカウンタ業等 C・ て只の対応するピットに保給される。

カウンク国際でTRには、タイミング制御国際 TC内に及けられる他のタイミング発生国際から、 ロタファレスストローブは中区人名の立ち下がり に開加して形成されるタイミングは今チcsが供給 される。また、同国のタイミングは今チcsが供給 で形成される参連用のタイミングは今チcsが供給 される。

カウンチ国路でTRの名ピットの反映出力信号です。ですは、アンドゲート国路人の1の4つの人力組子にそれぞれ入力される。アンドゲート国路人の1の出力信号をもっちは、カウンチ国路でTRの反映出力信号です。できがすべて結構できまれるもとをハイレベルとされる。

アンドゲート番禺人のLの出力は号のLF 0は ナンドゲート番禺ド人のLの一方の入力値子に供 始されるとともに、インパータ番禺NSにより反 伝され、アンドゲート書品人の2の一方の入力値 子に供給される。ナンドゲート書類NAG1の値

方の人力組子には、ロッテアレスストロープは年 **R入るのハイレベルからロッレベルへの立ち下水** りにおいて、カラムアドレスストローブは号で入 TROライトイネーブル信号型をがハイレベルと されかつデータを連貫無性をサイノロビがロッレ ベルとされることでセットされる国来されないフ リップフロップの出力は号。アニが、波楽な直圧 予念(例えば何数値のインペーク語書) Dを介し て供給される。つまり、このフリップフロップの 出力は号ェミエは、デュアル・ボート・メモリの 終み出しデータを達ナイタルを指定するためのマ ード信号として知いられる。これにより、ナンド ゲート開路NAG1の出力信号は、アンドゲート 雑島AGIの出力位号の118とモード位号の1 ロボハイレベルである時にロウレベルとなる。ナ ンドゲート国際NAGIの出力は年出、一方にか・ いて、返遊な運送学数コによって運送されまるに インパータ製造ドルによって反転された後、ノア ゲート国路NGG1の一方の入力組予に入力され る。また、ナンドゲート冒着NAG1の出力信号

は、他才において、そのままノアゲート召覧NOGIの他才の人力値子に人力される。ノアゲート 宣覧NOGIの出力信号は、タイミング信号を引 としてポインタアNTに供給される。つまり、こ のタイミング信号を引は、モード信号をこれがハ イレベルとされるデュアル・ポート・メモリの統 み出しデータ経過モードにおいて、アンドゲート 理算人GIの出力信号をもままがハイレベルとさ れるとを、所定の類類だけ一時的にハイレベルと されるものとなる。

一方、アンドゲート日路人の2の地方の入力組 子には、インパータ製路NI及びN3を全してシ リアルタロッタ保守3Cが供給される。これによ リ、アンドゲート製路人の2の出力保守は、アン ドゲート製路人の1の出力は号。3r 8がロウレ ベルでインパータ製路N3の出力は号がハイレベ ルナなわちカウンタ製路CTRの計数値が"4" でなく、シリアルタロッタ銀号3Cがハイレベル であるときに、ハイレベルとなる。つまり、アン ドゲート製路人の1の出力は号は、カウンタ製路

CTRの計算体が、6 「に過するまでカウンタ理 器CTRをカウントグウンさせるための参議用タ イミング信号 4cpとなる。また、インペータ開路 N1及びN2を通ったシリアルタミック信号 3 C は、タイミング信号 4 cとなる。

第3回には、多4回のタイミング制御製造する を含むデュアル・ボート・ノモリの基本出しデー タを送るードにかける動作を取削するための一実 場例のタイミング継が乗されている。この製によ り、この実施例のデュアル・ボート・ノモリの表 本出しを送るードの基盤を基質する。

第1部において、このデュアル・ポート・メモリは、ロウアドレスストローブ信号を入るがハイレベルからロウレベルに変化されることによって起動される。このロウアドレスストローブ信号で入るの立ち下がりに発立って、カラムアドレスストローブ信号で入る及びライトイホーブル信号であれてレベルとされ、データ経過製御信号のTノOEがロウレベルとされる。また、外部信子人の一人ににはワード被告指定するためのとアドレ

ス信号A×6~A×1が供給され、データ入出力 対外部値子101~104にはロウアドレスストロープ信号及入3の立ち下がりから読み出しテータのシリアル出力操作を関係するまでのシリアル タロック信号3Cのサイタル数:1 によが供給される。

このテイタル数をもままは、デュアル・ボート・メッリの外部に致けられるメッリ制御開発に会せれてアスの水平開発位置を制御するためのカウンタ開降の計算値に使って検定される。すなわち、しつード値分の扱う出しデータの水尾ビットに対応する計数値をN1とし、ロウアドレスストローブ信号 入入3 を立ち下げる呼吸での計数値をN1とするとき、テイタル後をもまませ、

etes-NI-NI

として求められる。このサイタル数 c l r s は、 以上の式を読足し、ホつテュアル・ボート・ノ や すのランダム・アタセス・ボートにおいて 終る点 しデータが改立されるまでの呼間を超える 範疇で、 返集な彼に決定される。 ロウアドレスストローブは号京人3の立ち下がりに中や遅れて、カラムアドレスストローブは号で入るかハイレベルからロウレベルに反応される。このカラムアドレスストローブは号で入るの立ち下がりに完立って、外籍場子人0一人には、シリアル出力操作において先輩に出力するべきデータ場のアドレスがYアドレスは号人Y0~人Y1として供給される。ロウアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローブは号京人3。カラムアドレスストローがは近端に

デュアル・ボート・メやりでは、ロウアドレスストロープは号を入るの立ち下がりによって、Xアドレスは号 A X 8 ~ A X 1 がロウアドレスパッファス A D S に取り込まれ、ワード他の選択操作が行われる。また、ロウアドレスストロープは号を入るの立ち下がりによってモードは号。ドルドハイレベルにされるとともにタイミングは号 9 44

が形成され、データ入出力是外部基子10~~

ロスに保給されるテイタル後ょしょ:ポカウンタ

カウンタ製物にTRによるシリアルタロッタ像 今8Cのカウントダウンが行われている間に、デ ムアル・ボート・メやりではフード級の選択動作 が終了し、選択されたフード級には含されるニャ 1個のメモリセルからの扱る出しデータがそれぞ れ対応する根据ダータ故上に従立される。また、

カラムアドレスストローブ報号。C人名の立ち下が りによって、Yアドレス信号人Yの一人YIが取 り込まれ、シリアル・アクセス・ボート用オラム アドレスデコーグSDCによるデータ被互民動作 が開始される。このシリアル・アクセス・ボート 用オラムアドレスデコーグSCDによるデコード 処理が終了するティミングで、タイミング保号を yzが形成され、ボインタドNTのYアドレス信号 入Yの一人YIに対応するピットに検索・1・が セットされる。

ァファロロ目を制御するシリアル点力制御信号する。 で変に開館して遊点される。

タイミングはそりますのハイレベルによう、シリアル人自力値子3:OlmSlotはハイインピーグンス供給HェからYTドレスはテAY9~AY」によって指定される失能ファレスの組み出しアータに応じたレベルとされる。これにより、組み由しアータの由力曲作が製造される。

タイミング製物性的では、モーヤは等。では、アンドゲート経路人の1の次列をもしてのののスイレベルによって、シリアルタロックは今のにに関係したアル人出版を110及びポインクタイン、シリアルトには、シリアルス・ボート用タインタアといってアンドレスを11に対応では、110のは今にはかっては、アータングスタのスインのスインのは、110のは今にはから、シリアル人出力には持ちれた。アータングスタンファル人出力には接きません。シリアル人出力には接きません。シリアル人出力には接きません。シークが、シリアル人出力には接きません。

CDS1~CDS4及びシリアル入出力報告3! Oを介してシリアル入出力級子3!Ol~S!O 4に出力される。タイミング信号サモによるボイ ンタアドアのシフト動作は、タイミング信号のロ ウレベルからハイレベルへの立ち上がりに同類し で行われる。また、ボインタアドアにおいて、タ イミング信号サモの失変パルスは無視され、先数 データの出力時間値が確保される。

以上のように、この実施費のデュアル・ボート

・ノモリでは、ほみ出しテータ伝送モードにおい て、ロクアアレスストローブは号R人子の立ち下 おりに同葉して、ロウアドレスストローブは号下 大玉の立ち下がりから終る出しアーノのシリアル 出力動作を開始するまでの謎のシリアルクロック は今50のサイクル数6しゃミが復定される。こ のサイタル気にしてエは、タイミング製御電路で Cに及けられるカウンタ製造CTRに初期セット され、オウントダウンが行われる。オウンタ質器 CTRによるカウントグウンが終了し、その計象 住が、6、になった時点で、彼みおしデータのシ リアル出力者作が保険される。このため、外等に 並けられるCTRが再提製化され、表示データの アットレートが非常に高速化されているにもかか わるず、シリアルグロック信号3CLCTROス キャンタイミングに確実に関別してデュアル・ギ ート・メモリのシリアル出力操作が行われ、安定 した食泉質は各様ることができるものである。

以上の本実施的に来されるようだ。この発養を 数数基準メヤリとして用いられるデュアル・ギ

ート・ノッツ等の半導体記憶装置に連用した場合、 次のような論系が終るれる。 すなわち、

ロテュアル・ボート・メモリの放み出しデータ祭 送る一ドにおいて、経典制御信号に興味して、起 新集から減る出しデータのシリアル出力無作を改 当するまでの謎のシリアルクロックほうのナイク ル政を指定し、タイリング制御匹勢TCに良ける れるカッツタ国際によってカウントグウンするこ ~ とで、シリアルタロックは号に同葉し父親したク ィミングで装る出しデータのシリアル出力操作を 切除することができる。という効果が得られる。 四上窓口点により、外部に致けられるCTRが高 行形化され、奥景データのアットレートが声常に 高速化されているにもかかわるず、シリアルタロ ッタ信号SC及びCで見のスキャンタイリングに 確実に問題して彼み出しアータのリアルタイム保 逆を行うことができ、気定した臭衆警律を得るこ とができるという効果が得るれる。

以上本及明者によってなされた発明を実施制に ※ ではる人体的に放照したが、この発明や上記実施

何に風定されるものではなく、その変容を注意し ない異態で載っ変更可能であることはいうまでも ない。何えば、点!髪のタイミンが質な可及すで では、カウンタ開発CTRをカウントグウンする ことによってタイミング集合を行っているが、外 部から供給されるシリアルクロックは与3 Cのナ イタル量としてエモレジスタに保持するとともに カッツタ母島 CTRモカッントアップさせ、カウ ソタ国路CTRの出力とレジスタにセットをれる ティタル放くしょことが一乗したときにシリアル 出力動作を異地させるようにしてもよい。また。 ナイタル酸&iseモデコーアし、測定数けられ るシフトレジスタの対応するピットに独居・1 。 モセットした後、シリアルクロック信号を Cによ ってシプトレジスタをシフトさせ、この論理。し * が原建の位置に達したことによってシリアル出 力勢作を開始させる才達もよい。この実施製では、 サイタル敵なしゃまをロクアドレスストローブは ラス人ろの立ち下がりに開閉して係拾しているが、 カラムアドレスストローブは号CASの立ち下が

りに同類して供給するものであってもよい。さら に、形を図のデュアル・ポート・メモリは、一つ のメモリアレイにより保収されるものであっても よいし、ランダム・アクセス・ポートの人出力器 等RIOに油頭次等器路を近けないなど、そのブロックは最中側部は今の組み合わせ等、はその実 は形質を振りうるものである。

以上の必然では主として本発明がによってなされた発気をその常量となった利用分野であるデュアル・ポート・メモリに選尾した場合について以際したが、それに展定されるものではなく、例えばシリアル人由力機能を持つ他の各種のマルチ・ポート・メモリにも選尾できる。本発質は、少なくともそのシリアル出力動作が外部から供給される制御信号及びチェックは号によって質能される単導体的性整要には通用できる。

(発見の登集)

本量において選択される発表のうちに変的なものによって得られる効果を高単に担切すれば、次のとおりてある。ナなわち、デュアル・ボート・

ある間は、ある謎のデュアル・ボート・ノマザ における最本出しデータを送るードの一実施例を ポナタイミング性、

別く図は、この発質に先立って本語発質を学が 関及したデュアル・ボート・メモリの読み楽しア ータを決セードを示すタイミング目である。

TC・・・タイミング別数回路、CT会・・・カウンタ回路、ACI〜ACE・・・アンドゲート回路、NACI・・・ナンドゲート開路、NI・NI・・・インパータ開路。

M-ARY1・・メモサアレイ、8人1・・・センスアンプ、CSW1・・・カラムスイッチ、RCD・・・ランダム・アクセス・ボート隔カラムアドレスデコーグ、3CD・・・シリアル・アクセス・ボート局カラムアドレスデコーグ、R人DB・・・ロウアドレスパッファ、人以又・・・ファレスマルチアレタナ、C人DB・・・カラムアドレスパッファ、REPG・・リフレック・ファレスカウンク、DR1・・・データレジスク、DSL1・・・データセレクタ、PNT・・・ボ

よるすの資本出しデータ保証を一ドにおいて、起 動してから飲み出しデータのデータ伝送場件を保 始するまでの認のシリアルミロックはそのテイタ ル故を智定し、タイミング質問題等でこに抜けら れるオウンク質質によってオウントグウンするこ とで、シリアルタロッタはそに同類し受定したタ イミングで終み出しデータのシリアル出力操作を 関始することができ、異素データのドットレート が高速化されるにもかかわらず、シリアルタロッ ク信号及びこて及のスキャンタイトを建合行うこと ができ、交定した要素重要を得ることができるも のである。

4、 整質の概率な象質


第1個は、この発表が過度されたデュアル・ボ ート・メモリのティミング制象を集の一等の一貫 単級を受す概念形。


第2回は、第1回のタイミング制御登録を合む テュアル・ボート・ジモリの一貫選択を示すプロック部、

インタ、RIO・・・ラングム・アクセス・ボート用人山力関係、PG・・・機能可能服務、81 〇・・・シリアル・アクセス・ボート用人出力服 係。

化三人类三

-м **вя**





19) Japanese Patent Office (JP)

(11) Patent Application Publication

(12) Laid-Open Patent Publication (A) Sho 63-239676

(51) Int. Cl.⁴ Identification Code Office File No. (43) Publication: October 5,1 988
G11C 11/34 362 G-8522-5B

Examination request: Not requested

No. of inventions: 1 (Total of 14 pages)

(54) Title of the Invention: Semiconductor memory device

(21) Patent Application: Shoe 62-71428

(22) Application: March 27, 1987

ř

(72) Inventor: Yasunori [N.B. Other readings of first name possible.] Yamaguchi

c/o Hitachi, Ltd. Device Development Center

2326 Imai, Oume-shi, Tokyo

(71) Applicant: Hitachi, Ltd.

4-6 Kanda-surugadai, Chiyoda-ku, Tokyo

(74) Agent: Patent agent Masao [N.B. Other readings of first name possible.] Ogawa and one other

Specifications

- Title of the invention
 Semiconductor memory device
- 2. Claims
 - 1. A semiconductor memory device comprising:

a serial-parallel conversion circuit that receives a plurality of read data that is parallelly output over a plurality of data lines constituting a memory array and provides a serial output in accordance with a clock signal from an external source; and

a timing control circuit that controls the serial output operation of the aforesaid serialparallel conversion circuit; and

characterized by:

the timing for starting the aforesaid serial output operation being set at will by specifying the number of cycles of the aforementioned clock signal required between activation by an activation control signal from an external source and the start of the aforementioned serial output operation.

- A semiconductor memory device described in claim 1 characterized by the aforesaid timing control circuit comprising:
 - a counter circuit that obtains the aforesaid number of cycles from an external source in synchrony with the aforementioned activation control signal and then performs a count-down operation in accordance with the aforementioned clock signal; and a timing generation circuit which, upon detection of logical "O" for all bits in the output signal of the aforementioned counter circuit, creates an internal clock signal that is used for a serial output operation.
- 3. A semiconductor memory device described in claim 1 or claim 2 characterized by:

 the aforementioned semiconductor memory device being a dual port memory; and

 the aforementioned number of cycles being provided over a plurality of data input/output

 terminals for random access port use.

3. Detailed description of the invention

Field of industrial use

The present invention relates to semiconductor memory devices and in particular to an art that is effective, for example, when used with a dual port memory that is used for image processing and possessing both a random input/output function and a serial input/output function.

Prior art

A description of a frame buffer memory used with images to display characters, graphics, etc. on a CRT (cathode ray tube) screen is found, for example, in pages 243 through 264 of "Nikkei Electronics" dated March 24, 1986 published by Nikkei McGraw-Hill.

The dual port memory described in the aforesaid literature is provided with a random access port that is used for the input and output of memory data in one-bit units or several-bit unites, and a serial access port that is used for the serial input and output of memory data in units of word lines in a memory array.

Problems to be solved with the present invention

As Fig. 4 shows, a dual port memory such as the above is provided with, as external control signals, row address strobe signal \overline{RAS} , column address strobe signal \overline{CAS} and write enable signal WE and additionally, for example, data transfer control signal \overline{DT} / \overline{OE} , serial output control signal \overline{SOE} and serial clock signal SC. With a dual port memory, the read data transfer mode - where the read data is serially output - is recognized when the levels of the column address strobe signal \overline{CAS} and write enable signal \overline{WE} are high and the level of the data transfer control signal \overline{DT} / \overline{OE} is low when the level of the row address strobe signal \overline{RAS} changes from high to low. At this time, the address AX of the word line to be read is provided to external terminals A0 through Ai in synchrony with the level of the row address strobe signal \overline{RAS} rising to high, and the read signals from the

memory cells that are connected to the selected word line are set up in the data lines. Also, in synchrony with the level of the column address strobe signal \overline{CAS} falling to low which occurs with a slight delay following the level of the row address strobe signal \overline{RAS} becoming low, the address AY of the first column that is to be serially output is supplied to external terminals A0 through Ai.

Thereafter, when the level of the data transfer control \overline{DT} / \overline{OE} is set back to high, timing signal ødt is generated - the timing signal ødt is used to transfer to the data register of the serial access port the read data that had been parallelly output to each of the data lines - and, along with that, an output operation is begun for the new serial data (data following (AX · AY)) that had been transferred to the data register in accordance with the timing signal øc which is generated in synchrony with the serial clock signal SC.

After the level of the data transfer control signal \overline{DT} / \overline{OE} is once set to low, the serial output operation begins when the level returns to high. The timing for this is controlled by monitoring the output signal of a counter circuit which counts the horizontal pixel location and which is provided in an external memory control circuit that drives the said dual port memory. To explain, when the output of the read data in the memory cells that are connected to one word line in a dual port memory is near completion, the dual port memory is reactivated and the read data in the memory cells of the new word line is output to the corresponding data lines. Thereafter, the level of the data transfer control signal \overline{DT} / \overline{OE} is returned to high while monitoring when the level of the serial clock signal SC becomes low which happens when the value of the counter circuit in the memory control circuit shows the end of the serial output operation for the read data from the memory cells connected to the preceding word line that had been selected. This then causes the read data in the memory cells that are connected to

the newly selected word line to be transferred to the data register and initiates a serial output operation.

This allows a real time data transfer in synchrony with the CRT's dot rate.

However, improvements in display technology have resulted in the development of highresolution CRTs which have increased the dot rate that determines the rate at which display data is serially output. This has resulted in a difficulty in maintaining a synchrony between the rising of the level of the data transfer control \overline{DT} / \overline{OE} and the serial clock signal SC. To explain, as described earlier, the timing for returning the level of the data transfer control signal \overline{DT} / \overline{OE} to high is determined by monitoring the output signal of the counter circuit in the memory control circuit. This means that as the delay time involved in advancing the counter circuit using the serial clock signal SC, and the delay time involved in decoding and monitoring the output signal from the counter circuit begin to increase relative to the period of the serial clock signal SC, raising the level of the data transfer control signal $\overline{DT}/\overline{OE}$ in synchrony with the serial clock signal SC becomes difficult. As the dotted line in Fig. 4 shows, this results in a timing mismatch between the data transfer control signal $\overline{DT}/\overline{OE}$ and the serial clock signal SC, and in particular, a delay in the level of the data transfer control signal $\overline{DT}/\overline{OE}$ rising with respect to the rise in the level of the serial clock signal SC. This then results in shortening the duration of the timing signal ødt which is used for transferring to the data register the read data from the memory cells that are connected to the newly selected word line. This results in an unstable serial data transfer operation and a disruption of the displayed images.

It is the object of the present invention to provide a semiconductor memory device such as a dual port memory with a stable serial data transfer operation.

The aforementioned object and other objects of the present invention and its new features will become apparent from the description in the specification and the attached figures.

Means for solving the problems

The following is a brief description of an overview of a representative embodiment among the embodiments disclosed in the present application. To explain, during data transfer in a dual port memory, the timing for starting the transfer of data to the data register is set at will by specifying the number of clock signal cycles required between the activation of the data transfer cycle and the initiation of the transfer operation.

Operation

When the data transfer operation is about to start in a dual port memory, the aforesaid means allows the clock signal position where the data transfer operation is to begin to be specified at will in accordance with the counter value of a counter circuit in a memory control circuit. Furthermore, since a count-down counter circuit provided within a dual port memory is used to perform the transfer operation in synchrony with a clock signal, a semiconductor memory device such as a dual port memory with a stabilized display data transfer operation is realized.

Embodiments

Fig. 2 shows a block diagram of one embodiment of a dual port memory where the present invention is applied. The respective circuit blocks shown in the said figure are typically formed on, although not restricted to, a single semiconductor substrate such as a single crystal silicon using semiconductor integrated circuit fabrication technology of the public domain.

The dual port memory of this embodiment is provided with a random access port that is accessed in units of 4 bits and whose basic structural element is a dynamic RAM, and a serial access port where memory data is serially input and output in units of a word line. This allows the dual port

memory to engage in a series of serial input/output operations simultaneous with accesses made to the random access port. Also, although not restricted by this, a random input/output circuit RIO that is included in the random access port is provided with a logical operation circuit for performing raster operations, etc. A function control circuit that controls the said logical operation circuit is also provided. The logical operation circuit is provided with various operation functions such as logical multiplication and logical addition, and which operation to perform is specified with a [logical] operation code which is specified by particular combinations of the control signals which are input through external terminals A0 through A3 for the address signals.

The serial access port is provided with a serial input/output circuit SIO. Ordinarily, memory data corresponding to four memory arrays are simultaneously and serially input and output through four serial input/output terminals SIO1 through SIO4. However, a specific combination of [logical] operation codes can be used to specify the use as a memory with a x1 bit configuration wherein read data that are output from the four memory arrays are alternately output from input/output terminal SIO1.

From an external device, in addition to row address strobe signal \overline{RAS} , column address strobe signal \overline{CAS} , write enable signal \overline{WE} and other control signals which are used in ordinary dynamic RAMs, the dual port memory is provided with data transfer control signal \overline{DT} / \overline{OE} which is used for output control and for controlling the data transfer between the random access port and the serial access port, the serial output control signal \overline{SOE} which is used for controlling the switching between input and output operations by the serial access port, and the serial clock signal SC which is used as a synchronization signal during serial input and output operations.

Although not restricted by this, this embodiment of the dual port memory is provided with four memory arrays, M-ARY1 through M-ARY4, and sense amplifiers SA1 through SA4 and column

switches CSW1 through CSW4 which correspond to the respective memory arrays. A column address decoder RCD and a row address decoder RD, common to memory arrays M-ARY1 through M-ARY4, are also provided. A plurality of such address decoders may be provided depending on the arrangement of the memory arrays on a semiconductor substrate. Fig. 2 shows memory array M-ARY1 and its peripheral circuitry for illustration purposes.

In Fig. 2, memory array M-ARY1 comprises (m + 1) word lines that are arranged in a direction perpendicular to the said figure, (n + 1) sets of complementary data lines arranged in a direction horizontal with the said figure, and $(m + 1) \times (n + 1)$ pieces of memory cells which are located at the intersections of the said word lines and complementary data lines.

The dynamic memory cells which configure the memory array M-ARY1 are constructed of capacitors for data storage and MOSFETs for address selection. The gates of the MOSFETs for address selection for the (n + 1) pieces of memory cells that are arranged along the same row are connected to the corresponding word line. Each word line is furthermore connected to the row address decoder RD so that one word line that is specified by the X address signal AX0 through AXi is specified and selected.

The row address decoder RD decodes the complementary internal address signals ax0 through axi (here the internal address signal, for example, ax0) with the same phase and the internal address signal $\overline{ax0}$ with the opposite phase as the X address signal AX0 that is supplied from an external source are collectively represented as complementary internal address signal ax0; the same convention is used hereinafter) that are supplied by row address buffer RADB, selects one word line that is specified by the X address signals AX0 through AXi and sets the selection state level to high. The selection operation of a word line by the row address decoder RD is performed in accordance with the word line selection timing signal ox that is supplied by the timing control circuit TC.

The row address buffer RADB receives the row address signal from address multiplexer AMX, forms complementary internal address signals ax0 through axi and supplies the signals to the row address decoder RD. The dynamic RAM of this embodiment uses the so-called address multiplex method wherein the X address signals AX0 through AXi which specify the row address and the Y address signals AY0 through AYi which specify the column address are time-division multiplexed and supplied through the same external terminals A0 through Ai. The X address signals AX0 through AXi which are supplied from an external source as control signals are fed to external terminals A0 through Ai in synchrony with the level of the row address strobe signal RAS falling, and the Y address signals AY0 through AYi which are supplied from an external source as control signals are fed to external terminals A0 through Ai in synchrony with the level of the column address strobe signal CAS falling. Furthermore, the dynamic RAM of this embodiment is provided with an automatic refresh mode wherein data stored in the memory cells are read and rewritten using a prescribed period. Therefore, a refresh address counter REFC is provided to specify the word line to be refreshed in the automatic refresh mode.

In accordance with the timing signal øref which is provided by the timing control circuit TC, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied via external terminals A0 through Ai and the refresh address signals cx0 through cxi supplied by refresh address counter REFC and transfers the signals to row address buffer RADB as row address signals. To explain, when the level of the timing signal øref is low meaning an ordinary memory access mode, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied by an external device via external terminals A0 through Ai; when the level of the timing signal øref is high meaning an automatic refresh mode, the address multiplexer AMX selects the refresh address signals cx0 through cxi that are supplied by the refresh address counter REFC.

As afore-described, since the X address signals AX0 through AXi are supplied to external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal \overline{RAS} , the row address signals are obtained by the row address buffer RADB in accordance with the timing signal øar which is generated by the timing control circuit TC by detecting the falling level of the row address strobe signal \overline{RAS} .

The drains of the MOSFETs used for selecting the addresses of the memory cells that are formed along the same column in memory array M-ARY1 are connected to the corresponding complementary data line. One end of each complementary data line in memory array M-ARY1 is connected to the corresponding switch MOSFET of the column switch CSW1 and, furthermore, is selectively connected to the complementary common data line CD1 (here the noninverting signal line CD1 and inverting signal line CD1 of the complementary common data line are collectively represented as complementary common data line CD0; the same convention is used hereinafter.)

The column switch CSW1 comprises (n + 1) pairs of switch MOSFETs which are connected to their corresponding complementary data lines. The other ends of these switch MOSFETs are commonly connected to the noninverting signal line CD1 or inverting signal line $\overline{\text{CD1}}$ which constitute the complementary common data line. This allows the column switch CSW1 to selectively connect (n + 1) sets of complementary data with common complementary data line $\underline{\text{CD1}}$. The gates of the two switch MOSFETs in each pair which constitute the column switch CSW1 are commonly connected and are provided with the data line selection signal which is created by the column address decoder RCD for the random access port.

The column address decoder RCD for the random access port decodes the complementary internal address signals ay0 through ayi that are supplied by the column address buffer CADB, and, in accordance with the data line selection timing signal øyr supplied by the timing control circuit TC,

forms the aforementioned data line selection signal which is then supplied to column switches CSW1 through CSW4.

The timing control circuit TC detects the falling level of the column address strobe signal CAS and generates the corresponding signal øac. In accordance with the signal øac, the column address buffer CADB receives and holds the Y address signals AY0 through AYi supplied through external terminals A0 through Ai and forms the complementary internal address signals ay0 through ayi which are then supplied to the column address decoder RCD for the random access port.

The other ends of each complementary data lines in memory array M-ARY1 are connected to the corresponding unit circuits of sense amplifier SA1 and furthermore to the corresponding unit circuits of data register DR1 of the serial access port.

Latches comprising two cross-connected CMOS inverter circuits are used as the basic structural elements of the unit circuits in sense amplifier SA1. Each of the said sense amplifier unit circuits is set in the operation mode by the timing signal spa which is supplied by the timing control circuit TC, amplifies the micro-signals that are read from a memory cell and output to its corresponding complementary data line, and forms a binary signal with a high level or a low level.

The complementary common data line CD1 to which the complementary data line that is specified by the Y address signals AY0 through AYi is selectively connected is connected to the input/output circuit RIO for the random access port. Complementary common data lines CD2 through CD4 which are provided corresponding to memory arrays M-ARY2 through M-ARY4 are similarly connected to the random access port input/output circuit RIO.

When the dual port memory is in the random access port write operation mode, the random input/output circuit RIO, which is set in the operation mode by the timing signal ørw supplied by the timing control circuit TC, receives write data from an external device through input/output terminals

IO1 through IO4 and transfers the said write data as complementary write signals to the complementary common data lines CD1 through CD4. Furthermore, when the dual port memory is in the random access port read operation ode, the random input/output circuit RIO, which is set in the operation mode by the timing signal ørr supplied by the timing control circuit TC, receives binary signals that are read from the memory cells over complementary common data lines CD1 through CD4, amplifies the said binary signals and then outputs the said binary signals from input/output terminals IO1 through IO4. Although not restricted by this, the said random input/output circuit RIO is provided with a logical operation circuit that uses the read/modify/write function to perform various [logical] operations between the input data and data read from the memory cells and then rewrites the results. The said logical operation circuit is provided with various [logical] operation modes for performing processes such as a raster operation.

The operation mode of the logical operation circuit is specified by the function control circuit FC which comprises a register for holding the operation codes which are supplied through external terminals A0 through A3 and a decoder which decodes the said operation codes and selects and specifies the operation mode of the logical operation circuit. When the level of the column address strobe signal \overline{CAS} is set to low before the row address strobe signal \overline{RAS} is, and if the level of the write enable signal \overline{WE} is low at the same time, the operation codes are supplied to the dual port memory via external terminals A0 through A3. Furthermore, the specific combinations of the operation codes are used as internal control signal sp which sets the output of the serial input/output circuit SIO described hereinbelow in the so called x1 bit configuration.

As described hereinbelow, when the dual port memory is in the serial read operation mode, the external terminals IO1 through IO4 for data input and output are provided with the number of cycles of the serial clock signal SC required for starting the serial output operation after the serial read

operation mode is activated. With the dual port memory of this embodiment, this arrangement allows the timing when the serial output mode will begin after its activation to be set at will and enables a serial output operation that is synchronized in a stable manner with the serial clock signal SC whose period will be short when the dot rate is high. The data on the number of cycles that is supplied to external data input/output terminals IO1 through IO4 is sent to timing control circuit TC as internal signals io1 through io4.

The serial access port of the dual port memory of this embodiment comprises data registers DR1 through DR4 of (n + 1) bits corresponding to the complementary data lines in each memory arrays, data selectors DSL1 through DSL4, pointer PNT, column address decoder SCD for the serial access port and serial input/output circuit SIO, the latter three being commonly provided for the aforesaid four data registers and data selectors. Incidentally, depending on the layout of the memory arrays on a semiconductor substrate, a plurality of pointers PNT and a plurality of the column address decoders SCD for the serial access port may be provided.

Corresponding to the complementary data lines in the memory array M-ARY1, the data register DR1 includes (n + 1) pieces of flip-flops for data latching purpose. Switch MOSFETs for data transfer use are provided between the input/output nodes of the said flip-flops and their corresponding noninverting signal line and inverting signal line of the complementary data lines. Timing signal ødt for data transfer use output by the timing control circuit TC is supplied to the gates of the aforesaid MOSFETs.

Each bit of the data register DR1 is connected to its corresponding switch MOSFET of data selector DSL1. The data selector DSL1, which is similarly constructed as the afore-described column switch SW1, selectively connects each bit of the data register DR1 with the complementary common data line CDS1 used for serial input and output. The gates of each pair of switch MOSFETs of data

selector DSL1 are commonly connected and are provided with the register selection signal from pointer PNT.

The pointer PNT comprises a latch circuit (pointer latch) which holds the serial operation start bit that is specified by the column address decoder SCD for the serial access port, shift register with (n + 1) bits, and a switch circuit consisting of an n-channel MOSFET that is provided between the aforesaid latch circuit and the aforesaid shift register. The output terminal ps for the last bit in the said shift register is connected to the input terminal for the first bit. Furthermore, the aforesaid timing signal ødt is commonly supplied to the gates of the aforesaid switch MOSFETs. When the dual port memory is in the serial input/output mode, the shift register of pointer PNT engages in a looping shift operation in accordance with the shift clock timing signal øc that is supplied by the timing control circuit TC. The selection signal that is held by the pointer latch circuit is supplied to the shifter register as its initial value when the level of the timing signal ødt becomes high.

The column address decoder SCD for the serial access port decodes the complementary internal address signals ayo through ayi which are supplied by the column address buffer CADB and sets only the bit of pointer PNT corresponding to the first bit of the serial input/output specified by the Y address signals AYO through AYi to a logical "1." To elaborate, when the serial input/output mode is being used, the word line si selected by the X address signals AXO through AXi, and Y address signals AYO through AYi specify the address of the first column where the serial input and output is to be performed. The logical "1" signal that is written to the specified bit of pointer PNT by the column address decoder SCD for the serial access port is shifted in a loop inside pointer PNT in accordance with timing signal &c. The said shifting of the logical "1" signal results in a register selection signal with a high level to be sequentially supplied to the data selector DSL1. This then results in each bit of data register DR1 to be successively connected to the complementary common data line CDS1 used

for serial input and output. With the dual port memory of the present embodiment, this arrangement allows the serial input and output of the memory data to be started from any desired column address which in turn allows processes like scrolling on an image memory to be performed at a high speed.

In the foregoing manner, when the dual port memory is in the serial read operation mode, the (n+1) bits of read data that are output over (n+1) sets of complementary data lines in memory array M-ARY1 are stored in data register DR1 when the level of timing ødt becomes high. At the same time, with respect to pointer PNT, when the level of timing ødt becomes high, the selection signal that is held by the pointer latch is transferred to the shift register as the initial value. In accordance with the register selection signal that is successively sent from pointer PNT, read data is sent to the serial input/output circuit SIO via the complementary common data line QDS1 for serial input and output. On the other hand, when the dual port memory is in the serial write operation mode, the write data which is serially sent from serial input/output terminal SIO1 via serial input/output circuit SIO is sequentially provided to the corresponding bit of the data register DR1 in accordance with the register selection signal that is successively sent from pointer PNT. When the level of timing ødt changes to high, the write data which was stored in data register DR1 is written, all at once, to the (n + 1) pieces of memory cells which are connected to the selected word line in memory array M-ARY1.

The serial input/output circuit SIO includes a data input buffer, a data output buffer and four main amplifiers which are provided corresponding to serial input/output terminals SIO1 through SIO4 and complementary common data lines CDS1 through CDS4 used for serial input and output. When the dual port memory is in the read data transfer mode, the data output buffer of the serial input/output circuit SIO is set in the operation mode when the level of the timing signal øsr from the timing control circuit TC becomes high, and the data that is output over the corresponding complementary common data lines CDS1 through CDS4 for serial input and output and then amplified by the corresponding

main amplifiers is output to an external device using the serial input/output terminals SIO1 through SIO4. When the dual port memory is in the serial write operation mode, the data input buffer of the serial input/output circuit SIO is set in the operation mode when the level of the timing signal øsw from the timing control circuit TC becomes high, and the write data that is supplied from an external device over the corresponding serial input/output terminals SIO1 through SIO4 is transferred as complementary write data signals to the corresponding complementary common data lines CDS1 through CDS4 for serial input and output. The serial input/output circuit SIO performs the serial input and output operation on the memory data in accordance with timing signal øc which is generated by the timing control circuit TC based on a serial clock signal SC that is supplied from an external source.

As described above, with the dual port memory of this embodiment, the serial output signal of the serial input/output circuit SIO is ordinarily output four bits at a time using the four serial input/output terminals SIO1 through SIO4. However, to realize a serial memory with a larger memory capacity, it is possible to use the dual port memory as a memory which the so-called x1 bit configuration where data that is read and output from four memory arrays, M-ARY1 through M-ARY4, is serially output through one serial input/output terminal. In this case, as mentioned earlier, one of the combinations of the operation codes which control the operation mode of the logical operation circuit in the random input/output circuit RIO is used as internal control signal sp which specifies a x1 bit configuration for the serial output. When the level of the said internal control signal sp from the function control circuit FC becomes high, a multiplexer that is provided in the serial input/output circuit SIO sequentially selects the read data that is serially output over the four sets of serial input/output complementary common data lines CDS1 through CDS4 and outputs to an external device using one serial input/output terminal SIO1. Since this serial output is performed in accordance

with timing signal oc from the timing control circuit TC, the data rate becomes the same as what the data rate would be for each input/output terminal had the four serial input/output terminals SIO1 through SIO4 been used to perform a serial output four bits at a time.

The timing control circuit TC receives from an external source, as control signals, row address strobe signal \overline{RAS} , column address strobe signal \overline{CAS} , write enable signal \overline{WE} , data transfer control signal DT/OE, and serial output control signal \overline{SOE} and forms the various aforesaid timing signals and supplies them to the different circuits. The timing control circuit also uses the serial clock signal SC supplied from an external source to generate the timing signal øc which is used for synchronizing the serial input/output operation and supplies the said signal to the serial input/output circuit SIO.

The operation mode of the dual port memory is specified by suitably combining the various control signals. For example, if the level of the row address strobe signal \overline{RAS} is low already and if, when the level of the column address strobe signal \overline{CAS} becomes low, the level of the write enable signal \overline{WE} is high, the ordinary read operation mode using the random access port is selected. If the level of the row address strobe signal \overline{RAS} is low already and if, when the level of the column address strobe signal \overline{CAS} becomes low, the level of the write enable signal \overline{WE} is low, the ordinary write operation mode using the random access port or the [logical] operation write operation mode is selected. Furthermore, if, when the level of the row address strobe signal \overline{RAS} falls, the level of the write enable signal \overline{WE} is high and the level of the data transfer control signal \overline{DT} / \overline{OE} is low, the read data in the memory array is transferred to data registers DR1 through DR4, and the so-called data transfer mode is selected for serially reading the data.

As described above, when the dual port memory of the present embodiment is in the data transfer mode, when the level of the row address strobe signal RAS falls to low, in synchrony with

this change in level; the number of cycles of the serial clock signal SC required from activation until the start of the next data transfer operation on the serial read data is set in external terminals IO1 through IO4 used for data input and output. Because of this, the timing control circuit TC is provided with counter circuit CTR which receives the data on the number of cycles via the data input/output terminals IO1 through IO4 and performs a count-down operation in accordance with the serial clock signal SC. The read data that is output to the respective data lines is transferred to data registers DR1 through DR4 in accordance with the timing signal ødt which is generated when the value of counter circuit CTR in the timing control circuit TC becomes "0." The said data is then output by the serial input/output circuit SIO to the outside via serial input/output terminals SIO1 through SIO4 in accordance with the timing signal øc.

Next, if, when the level of the row address strobe signal \overline{RAS} falls, the levels of the data transfer control signal \overline{DT} / \overline{OE} and the write enable signal \overline{WE} are both low and the level of the serial input/output control signal \overline{SOE} is high, the timing control circuit TC sets the dual port memory in the serial write operation mode, and the serial write data that is supplied via serial input/output terminals SIO1 through SIO4 is fed to data registers DR1 through DR4. On the other hand, if, when the level of the row address strobe signal \overline{RAS} falls, the levels of the data transfer control signal \overline{DT} / \overline{OE} and the write enable signal \overline{WE} are both low and the level of the serial input/output control signal \overline{SOE} is also low, the write data transfer mode is selected, and the transfer timing signal ødt is generated. This sets the transfer switch MOSFETs of data registers DR1 through DR4 in an ON state. This results in the afore-described serial write operation mode, and the write data stored in data registers DR1 through DR4 are fed all at once to (n+1) bits of memory cells that are connected to the selected word line in the memory array. The serial write operation using the serial access port of a dual port memory

is realized by executing the write data transfer mode in combination after executing the aforedescribed serial write operation mode.

On the other hand, if the level of the column address strobe signal \overline{CAS} changes from high to low before the level of the row address strobe signal \overline{RAS} falls to low, the so-called \overline{CAS} before RAS refresh mode is selected. Also, if the level of the write enable signal \overline{WE} is already low when the level of the row address strobe signal \overline{RAS} falls, the [logical] operation mode setting cycle is selected, and the [logical] operation code which is supplied via external terminals A0 through A3 is stored in the register in the function control circuit FC.

With all of the operation modes other than the afore-described [logical] operation mode setting cycle, the X address signals AX0 through AXi which specify the word line are supplied to the external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal \overline{RAS} . Also, if a particular operation mode requires a column address, the Y address signals AY0 through AYi which specify the complementary data line are supplied to the external terminals A0 through Ai in synchrony with the falling level of the column address strobe signal \overline{CAS} .

Fig. 1 shows a circuit diagram of a part of one embodiment of the timing control circuit TC for a dual port memory shown in Fig. 2.

As previously stated, with the dual port memory of this embodiment, the data input/output external terminals IO1 through IO4 are used to specify, using a binary representation, the number of cycles of the serial clock signal SC that is required from the activation of the dual port memory by the level of the row address strobe signal RAS becoming low until the start of the data transfer operation on the read data. The said number of cycles is supplied as internal data io1 through io4 to the corresponding bits in the counter circuit CTR in the timing control circuit TC.

Another timing generating circuit is provided within timing control circuit TC, and from the said other timing generating circuit, the counter circuit CTR receives the timing signal ocs which is generated in synchrony with the falling level of the row address strobe signal RAS. The counter circuit CTR also receives the [counter] advancing timing signal ocp which is created within the timing control circuit TC shown in the said figure.

The inverted output signals $\overline{C1}$ through $\overline{C8}$ from each bit in the counter circuit CTR are supplied to the four input terminals of the AND gate circuit AG1. The level of the output signal ctr0 of the AND gate circuit AG1 is set to high when the inverted output signals $\overline{C1}$ through $\overline{C8}$ of the counter circuit CTR are all logical "0," that is, when the value of the counter circuit CTR becomes "0."

The output signal ctr0 of the AND gate circuit AG1 is fed to one input terminal of the NAND gate circuit NAG1 and, after the said output signal has been inverted by inverter circuit N3, also to one input terminal of the AND gate circuit AG2. The other input terminal of the NAND gate circuit NAG1 receives the output signal srm from a flip-flop which is not illustrated after the said output signal srm has passed through a suitable delay means (for example, an even number of inverter circuits). The said output signal srm from the flip-flop which is not illustrated is set if, when the level of the row address strobe signal \overline{RAS} falls from high to low, the levels of the column address strobe signal \overline{CAS} and the write enable signal \overline{WE} are high and the level of the data transfer control signal \overline{DT} / \overline{OE} is low. In other words, the output signal srm of the said flip-flop is used as a mode signal which specifies the read data transfer cycle of the dual port memory. Given this setup, the level of the output signal of the NAND gate circuit NAG1 becomes low when the levels of the output signal ctr0 of the AND gate circuit AG1 and the mode signal srm are high. The output signal of the NAND gate circuit NAG1 is delayed by a suitable delay means D, inverted by inverter circuit N4 and then fed to one of the input terminals of the NOR gate circuit NOG1 while the output signal of the NAND gate

circuit NAG1 is also fed directly to the other input terminal of the NOR gate circuit NOG1. The output signal of the NOR gate circuit NOG1 is fed to pointer PNT as timing signal ødt. In other words, when the level of the mode signal srm is high which means that the dual port memory is in the read data transfer mode, the level of the timing signal ødt is temporarily set to high for a prescribed amount of time when the level of the output signal ctr0 of the AND gate circuit AG1 is high.

Serial clock signal SC that has passed through inverter circuits N1 and N2 is fed to the other input terminal of the AND gate circuit AG2. This means that the level of the output signal of the AND gate circuit AG2 becomes high when the level of the output signal ctr0 of the AND gate circuit AG1 is low, the level of the output signal of the inverter circuit N3 is high, that is, when the value of the counter circuit CTR is not "0," and the level of the serial clock signal SC is high. In other words, the output signal of the AND gate circuit AG2 serves as a timing signal øcp which advances and counts down the counter circuit CTR until the value of the counter circuit CTR becomes "0." Also, the serial clock signal SC that has passed through inverter circuits N1 and N2 becomes timing signal øc.

Fig. 3 shows a timing chart of one embodiment which is used to explain the operation of the read data transfer mode for a dual port memory that includes the timing control circuit TC shown in Fig. 4 [sic]. An overview of the read transfer mode of the dual port memory of this embodiment is explained with reference to Fig. 3.

In Fig. 3, the dual port memory is activated when the level of the row address strobe signal RAS changes from high to low. Prior to the level of the row address strobe signal RAS falling from high to low, the levels of the column address strobe signal CAS and write enable signal WE are set to high, and the level of the data transfer control signal DT / OE is set to low. The X address signals AXO through AXi which specify the word line are fed to the external terminals AO through Ai, and the number of serial clock signal SC cycles ctrz which must elapse between the level of the row address

strobe signal RAS falling and the start of the serial output operation on the read data is fed to external terminals IO1 through IO4 used for data input and output.

The number of cycles ctrz is determined by the counter value of a counter circuit which is included in a memory control circuit that is external to the dual port memory and which is used for controlling the horizontal pixel location on a CTR [sic]. To explain, letting N1 represent the counter value corresponding to the last bit in one word line worth of read data and N2 represent the counter value when the level of the row address strobe signal RAS is to fall, the number of cycles ctrz is determined as follows:

$$ctrz = N1 - N2$$

The number cycles ctrz is set to a suitable value that satisfies the above equation while providing more time than is necessary to set a read data in the random access port of a dual port memory.

The level of the column address strobe signal \overline{CAS} changes from high to low with a slight delay after the level of the row address strobe signal \overline{RAS} falls. Prior to the level of the column address strobe signal \overline{CAS} falling from high to low, the address of the data line that should be output first during a serial output operation is supplied to external terminals A0 through Ai as Y address signals AY0 through AYi. The levels of the row address strobe signal \overline{RAS} , column address strobe signal \overline{CAS} , write enable signal \overline{WE} and data transfer control signal \overline{DT} / \overline{OE} are returned to high after the counter value of the counter circuit CTR has become "0" and the serial output operation has been started.

With the dual port memory, when the level of the row address strobe signal RAS falls, the X address signals AX0 through AXi are stored in the row address buffer RADB, and a word line selection operation is performed. When the level of the row address strobe signal RAS falls, the level

of the mode signal srm is set to high, the timing signal øcs is generated, and the number of cycles ctrz which is supplied to external terminals IO1 through IO4 used for data input and output are stored in the counter circuit CTR. This makes the output of the counter circuit CTR to a value other than "0," and the level of the output signal ctr0 of the AND gate circuit AG1 shown in Fig. 1 becomes low. When the level of the output signal of the said AND gate circuit AG1 becomes low, that is, when the level of the output signal of the inverter circuit N3 becomes high, the output signal of the AND gate circuit AG2, that is, the timing signal øcp for advancing the counter circuit CTR is generated. Whenever the level of the said timing signal øcp becomes low, the counter circuit CTR counts down from the value of the number of cycles ctrz that was initially stored toward the value of "0."

While the counter circuit CTR is counting down the serial clock signal SC, the word line selection operation is completed in the dual port memory, and the data that is read from the (n + 1) memory cells that are connected to the selected word line is set in their corresponding complementary data lines. Also, when the level of the column address strobe signal \overline{CAS} falls, the Y address signals AY0 through AYi are received, and the column address decoder SDC for the serial access port begins selecting a data line. At the same time that the said column address decoder SCD for the serial access port completes the decoding process, the timing signal øys is created, and a logical "1" is set in the bits of pointer PNT corresponding to the Y address signals AY0 through AYi.

As the counter circuit CTR counts down and when the counter value become "0," the level of the output signal ctr0 from the AND gate circuit AG1 becomes high which causes the level of the output signal of the inverter circuit N3 to become low and stops the timing signal øcp which is used for advancing the counter circuit CTR. Also, timing signal ødt is created and the read data that had been set in each of the data lines is transferred to data registers DR1 through Dr4. Furthermore, timing

signal øsr is generated in synchrony with the serial output control signal SOE which controls the data output buffer DOB of the serial input/output circuit SIO.

With the timing signal øsr at a high level, the serial input/output terminals SIO1 through SIO4 changes from a high-impedance state Hz to a level commensurate with the read data in the first address specified by Y address signals AY0 through AYi. This commences the output operation of the read data.

With the levels of the mode signal srm and the output signal ctr0 of the AND gate circuit AG1 being high, the timing control circuit TC generates timing signal & which is used for shifting and is synchronized with the serial clock signal SC. The said timing signal & is supplied to the serial input/output circuit SIO and the pointer PNT. This causes the logical "1" signal that had been set by the selection operation of the column address decoder SCD for the serial access port in the bits of pointer PNT corresponding to the Y address signals AY0 through AYi to shift in a loop. This causes the read data that had been stored in data registers DR1 through DR4 to be output to serial input/output terminals SIO1 through SIO4 via the serial input/output circuit SIO and the complementary common data lines CDS1 through CDS4 for serial input/output use. The shifting of the pointer PNT with the timing signal & happens in synchrony with the level of the said timing signal rising from low to high. The pointer PNT ignores the first pulse from the timing signal &c so as to secure an output time width for the first data.

As the serial output operation for the read data progresses as dictated by the timing signal oc and when the last read data is output, the level of the serial output control signal \overline{SOE} is returned to high which causes the level of the mode signal srm to become low which, in turn, causes the level of the serial output timing signal osr to be set to low in synchrony with the level of the serial clock signal

SC rising to high. This stops the serial output operation of the dual port memory, and the serial input/output terminals SIO1 through SIO4 are set in a high-impedance state.

As the foregoing description shows, when the dual port memory of the present embodiment is in the read data transfer mode, the number of cycles ctrz of the serial clock signal SC required between the level of the row address strobe signal \overline{RAS} becoming low and the start of the serial output operation of the read data is specified in synchrony with the level of the row address strobe signal \overline{RAS} becoming low. The said number of cycles ctrz is set in the counter circuit CTR in the timing control circuit TC as an initial value for starting the count down operation. When the counting down by the counter circuit CTR ends and the counter value become "0," the serial output operation of the read data is begun. This allows the serial output operation of the dual port memory to be performed in accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

As the foregoing description of the present embodiment shows, a semiconductor memory device such as a dual port memory that uses the present invention for image processing provides the following effects, namely:

When a dual port memory is in the read data transfer mode, by specifying - in synchrony with the activation control signal - the number of cycles of the serial clock signal between the activation and the start of the serial output operation on the read data and by counting down using the counter circuit provided in the timing control circuit TC, the serial output operation on the read data can be started with a timing that is synchronized in a stable manner with the serial clock signal.

Because of (1) above, a real time transfer of the read data can be performed in accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

The invention made by the inventor has been described hereinbefore in concrete terms using one embodiment of the invention, but the present invention is not restricted by the said embodiment. Needless to say, various modifications are possible without deviating from the gist of the invention. For example, the timing control circuit TC of Fig. 1 coordinates the timing by performing a count down operation with the counter circuit CRT. However, it is also acceptable to store the number of cycles ctrz of the serial clock signal SC supplied from the outside in a register and to count up the counter circuit CTR and to start the serial output operation when the output of the counter circuit CTR matches the number of cycles ctrz set in the register. It is also acceptable to decode the number of cycles ctrz, set a logical "1" in the corresponding bit of a separately provided shift register, shift the said shift register using the serial clock signal SC, and start the serial output operation when the said logical "1" has reached a prescribed position. With the present embodiment, the number of cycles ctrz is provided in synchrony with the falling level of the row address strobe signal RAS, but it is also acceptable to do this in synchrony with the falling level of the column address strobe signal \overline{CAS} . Furthermore, it is acceptable for the dual port memory shown in Fig. 2 to comprise only one memory array or for the input/output circuit RIO for the random access port to be not provided with a logical operation circuit. In this manner, various modifications are possible in the block configuration, the combination of the control signals, etc. that are used.

Even though the description hereinbefore of the present invention was provided as applied to a dual port memory, the present invention is not restricted to use with dual port memories. For example,

the present invention can be used with various multi-port memories with a serial input/output function.

At the least, the present invention can be used with semiconductor memory devices whose serial output operation is controlled by control signals and a clock signal that are provided from an external source.

Effects of the invention

The effects that are obtained from the representative example of the invention disclosed in this application are as follows. To explain, when a dual port memory is in the read data transfer mode, by specifying the number of cycles of the serial clock signal between activation and the start of the data transfer operation on the read data and by counting down using the counter circuit provided in the timing control circuit TC, the serial output operation on the read data can be started using a timing that is synchronized in a stable manner with the serial clock signal, and since a real time transfer of the read data can be performed in synchrony with the serial clock signal SC and the scanning timing of the CTR [sic], stable displayed images are obtained even when the dot rate of the displayed data is increased.

Brief description of the figures

Fig. 1 is a circuit diagram showing a part of one embodiment of a timing control circuit of a dual port memory that uses the present invention.

Fig. 2 is a block diagram showing one embodiment of a dual port memory that includes the timing control circuit shown in Fig. 1.

Fig. 3 is a timing chart of one embodiment of the read data transfer mode in a dual port memory shown in Fig. 2.

Fig. 4 is a timing chart for the read data transfer mode in a dual port memory which was developed by the inventor of the present application in concert with other individuals before the present invention.

TC:

Timing control

CTR:

Counter circuit

AG1 through AG2:

AND gate circuits

NAG1:

NAND gate circuit

N1 through N4:

Inverter circuits

M-ARY1:

Метогу аттау

SA1:

Sense amplifier

CSW1:

Column switch

RCD:

Column address decoder for the random access port

SCD:

Column address decoder for the serial access port

RADB:

Row address buffer

AMX:

Address multiplexer

CADB:

Column address buffer

REFC:

Refresh address counter

DR1:

Data register

DSL1:

Data selector

PNT:

Pointer

RIO:

Input/output circuit for the random access port

FC:

Function control circuit

SIO:

Input/output circuit for the serial access port

Agent: Patent agent Masao Ogawa [Seal: Illegible]

- Fig. 1
- Fig. 2
- Fig. 3
- Fig. 4

 $\frac{CAS}{CAS}$

 $\frac{WE}{WE}$

 $\frac{SOE}{SOE}$

 $\frac{OE}{OE}$

 $\frac{DT / OE}{DT / OE}$

 $\frac{RAS}{RAS}$

RAS

RAS

CD1

 $\overline{CD1}$

C1 · C1

C8 <u>C8</u>

PA 3108111 v1

HR905_032562

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.